封装测试设备之组件封装：

组件封装式PQFP（Plastic Quad Flat Package塑料四方扁平包装）这种封装的芯片引脚之间的距离很小，管脚很细，一般大规模或超大集成电路都采用这种封装形式，其引脚一般在100个以上。不过，无论封装尺寸多大，裸片和聚会物边缘受到的应力都会保持不变。用这种形式封装的芯片必须采用***D（表面安装设备技术）将芯片与主板焊接起来。采用***D安装的芯片不必在主板上打孔，一般在主板表面上有设计好的响应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用工具很难拆卸下来。

封装测试含义：

所谓封装测试其实就是封装后测试,把已制造完成的半导体元件进行结构及电气功能的确认，以保证半导体元件符合系统的需求的过程称为封装后测试。这些技术将大大提高产品级性能和***，缩小面积，同时对系统架构进行改造。半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。所谓封装测试其实就是封装后测试,把已制造完成的半导体元件进行结构及电气功能的确认，以保证半导体元件符合系统的需求的过程称为封装后测试。也可称为终段测试Final Test.在此之前，由于封装成本较高整片晶元还必须经过针测Probe Test。

***竞争格局：封测环节是我国较早进入半导体的领域，同时也是中国半导体行业目前发展较为成熟、增长较为稳定，未来比较有希望实现国产替代的领域。9%，总封装市场在2019-2025年将增长4%，分别达到430亿美元和850亿美元。设计环节对技术积累和人才的要求较高；制造环节则需要大量的资金投入，这一点从大一期对于制造投入比重较大就能理解，而在封测环节则对资金和技术的要求相对较低。***前公司共占市场份额超过80%，竞争格局稳定性高。

CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。从这个角度来看，封装提供了处理器和主板之间的物理接口，主板则充当芯片电信号和电源的着陆区。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片，然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚,并构成所要求的电路。