封装过程中会遇到的问题及解决措施：
为防止在封装工序和/或可靠性测试过程中曼延，必须控制切割工序在裸片边缘产生的裂缝。扇出型封装是先在人造模压晶圆片上重构每颗裸片，“新”晶圆片是加工RDL布线层的基板，然后按照普通扇入型晶圆级封装后工序，完成后的封装流程。此外，这种封装技术的聚合物层末端靠近裸片边缘，因为热膨胀系数（CTE）失匹，这个区域会出现附加的残余应力。为预防这些问题发生，新技术提出有侧壁的扇入型封装解决方案。具体做法是，采用与扇出型封装相同的制程，给裸片加一保护层(几十微米厚)，将其完全封闭起来，封装大小不变，只是增加了一个机械保护罩。

在TSOP封装方式中，内存颗粒是通过芯片引脚焊在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传热相对困难。晶圆级封装实验很多实验研究发现，钝化层或底层、湿气渗透和/或裸片边缘离层是晶圆级封装常见的热机械失效模式。而且TSOP封装方式的内存在超过150MHz后，会有很大的信号干扰和电磁干扰。人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。开发应用为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。

WLCSP生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800MHz的频率，容量可达1GB，所以它号称是未来封装的主流。它的不足之处是芯片得不到足够的保护。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。根据Yole的说法，到2025年，它将占据市场近50%的份额。