初学者的十大PCB布线技巧

有一句老话：PCB设计是90％的布局和10％的布线。 今天仍然是这样，组件的放置将决定布线将花费多少时间，但这并不意味着布线PCB不再那么重要。 这只是您在每项活动上花费多少时间的问题。

如果这是您初次进行PCB布局，那么看到混乱的模样可能有点吓人。 使用这十大PCB布线技巧以及我们的十大元器件放置技巧，可以使您的初次PCB布局成功。

贴士4 –在迹线之间留出足够的空间

请务必在PCB布局的所有走线和焊盘之间留出足够的空间。为什么？如果将所有物品捆扎得太紧，则在制造电路板时会冒短路的***，并且会无意间连接走线。

请记住，PCB制造工艺并非100％精1确，因此您始终需要在组件焊盘和走线之间留出一些余地以保持安全。作为***低要求，我们建议在板上所有相邻的焊盘和走线之间始终留有0.007英寸至0.010英寸的间隙。

高速电路设计面临的问题

信号完整性

信号完整性（Signal Integrity，SI）是指信号在信号线上的质量，即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接1收器，则可确定该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。

高速PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

● 反射：信号在传输线上传输时，当高速PCB上传输线的特征阻抗与信号的源端阻抗或负载阻抗不匹配时，信号会发生反射，使信号波形出现过冲、下冲和由此导致的振铃现象。过冲（Overshoot）是指信号跳变的初个峰值（或谷值），它是在电源电平之上或参考地电平之下的额外电压效应；下冲（Undershoot）是指信号跳变的下一个谷值（或峰值）。过大的过冲电压经常长期性地冲击会造成器件的损坏，下冲会降低噪声容限，振铃增加了信号稳定所需要的时间，从而影响到系统时序。

● 串扰：在PCB中，串扰是指当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合电流，称为容性串扰；而互感引发耦合电压，称为***串扰。在PCB上，串扰与走线长度、信号线间距，以及参考地平面的状况等有关。

● 信号延迟和时序错误：信号在PCB的导线上以有限的速度传输，信号从驱动端发出到达接收端，其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。

现在让我们看看在审查pcb设计时发现的常见的错误:

错误的着陆方式

我将从众所周知的自己犯下的错误开始。令人震1惊，我知道。

所有PCB设计软件工具均包含常用电子组件库。这些库包括原理图符号和PCB着陆图。只要您坚持使用这些库中的组件，一切都会很好。

当您使用未包含在库中的组件时，问题就开始了。这意味着工程师必须手动绘制原理图符号和PCB着陆图。

绘制着陆图案时很容易出错。例如，如果您将引脚与引脚之间的间距缩小了几毫米，则将无法在板上焊接该部件。