做完这一步，我们就可以生成netlist了，这个netlist是原理图与pcb之间的桥梁。原理图是我们能认知的形式，电脑要将其转化为pcb，就必须将原理图转化它认识的形式netlist，然后再处理、转化为pcb。得到netlist，马上画pcb？别急，先做ERC先。

ERC是电气规则检查的缩写。它能对一些原理图基本的设计错误进行排查，如多个output接在一起等问题。但是一定要仔细检查自己的原理图，不能过分依赖工具。毕竟工具并不能明白你的系统，它只是纯粹地根据一些基本规则排查。从netlist得到了pcb，一堆密密麻麻的元件，和数不清的飞线是不是让你吓了一跳？别急，还得慢慢来。确定板框大小。在keepout区或mechanic区画个板框，这将限制了你布线的区域。需要根据需求好考虑板长、板宽，有时还得考虑板厚。

当然了，叠层也得考虑好。叠层的意思就是，板层有几层，怎么应用，比如板总共4层，顶层走信号，中间首层铺电源，中间第二层铺地，底层走信号。

用DRC检查检查先，这是一定要检查的。DRC对于布线完成覆盖率以及规则违反的地方都会有所标注，按照这个再一一的排查，修正。

有些pcb还要加上敷铜（可能会导致成本增加），将出线部分做成泪滴（工厂也许会帮你加）。确定的pcb文件转成个本文件就可交付pcb生产了。有些直接给pcb也成，工厂会帮你转个本文件。

背钻制作工艺流程？

a、提供PCB，PCB上设有***孔，利用所述***孔对PCB进行一钻***并进行一钻钻孔；

b、对一钻钻孔后的PCB进行电镀，电镀前对所述***孔进行干膜封孔处理；

c、在电镀后的PCB上制作外层图形；

d、在形成外层图形后的PCB上进行图形电镀，在图形电镀前对所述***孔进行干膜封孔处理；

e、利用一钻所使用的***孔进行背钻***，采用钻刀对需要进行背钻的电镀孔进行背钻；

f、背钻后对背钻孔进行水洗，清除背钻孔内残留的钻屑。

高速PCB设计常见阻抗匹配的方式

串联终端匹配

在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，***从负载端反射回来的信号发生再次反射。

匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。

串联匹配是常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。

常见应用：一般的CMOS、TTL电路的阻抗匹配。USB信号也采样这种方法做阻抗匹配。