原理图 网表生成原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表。我们常常看到的是一个矩形（代表其IC BODY），周围许多短线（代表IC管脚）。

protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要求，通过wire把相关元件连接起来。在相关的地方添加line和text注释。

wire和line的区别在于，前者有电气属性，后者没有。wire适用于连接相同网络，line适用于注释图形。这个时候，应搞清一些基本概念，如：wire，line，bus，part，footprint，等等。

PCB设计的新趋势

大型PCB板

在技术变得像今天一样复杂和复杂之前，大型PCB组件主导了市场。PCB板制造完全致力于生产传统尺寸的组件。如今，制造商发现，装有冲头的PCB板朝着小型化的相反方向发展。宏观印刷电路板在当今很普遍，并且用于汽车和航空航天生产以及太阳能电池板和照明的建筑。

大型PCB板配置比标准板单元厚，并且可以通过宽阔的迹线识别。较大的PCB具有高功率，可承受较长时间的高压。开发这些PCB板的目的是使它们坚固耐用。

高速PCB的阻抗控制

高速电路采用的元器件集成度高，速度快，引出端子多，密度高，层数16层，能控制传输线的特性阻抗。特性阻抗就是传输线和介质共同作用结果下的阻止电磁场变化传播的固有特性，因而和传输线的宽度、厚度、离参考层间距及介电参数等有关。传输线的特性阻抗是影响信号品质的重要因素，如果信号传播过程中阻抗始终保持一致，那么信号可以很平稳地向前传播。当阻抗发生了改变时，信号能量中的一- 部分反射回来，信号传输的连续性就被***，将导致信号失真。

高速PCB设计--并联终端匹配

在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。

并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。

常见应用：以高速信号应用较多。

（1）DDR、DDR2等SSTL驱动器。采用单电阻形式，并联到VTT（一般为IOVDD的一半）。其中DDR2数据信号的并联匹配电阻是内置在芯片中的。

（2）TMDS等高速串行数据接口。采用单电阻形式，在接收设备端并联到IOVDD，单端阻抗为50欧姆（差分对间为100欧姆)。