初学者的十大PCB布线技巧

贴士＃8 –始终创建接地线

在PCB上必须有一个公共接地，因为它为所有走线提供了相同的测量电压参考点。如果您要使用模拟电路作为初次设计，这将很方便。 如果您使用走线来接地而不是使用接地层，则会发现电路板上有许多不同的接地连接，所有这些连接都有各自的电阻值和压降，这可能是一场噩梦。

为避免所有这些废话，我们始终建议您在PCB布局上创建专用的接地层。 这可能是单层板上的大铜面积，甚至是多层板上专门用作接地平面的整个层。 一旦添加了接地层，只需将所有需要接地的组件通过通孔连接起来即可。

确定完板框之后，就该元件布局了。布局这步极为关键，它往往决定了后期布线的难易。哪些元器件该摆正面，哪些元件该摆背面，都要有所考量。但是这些都是一个仁者见仁，智者见智的问题。

从不同角度考虑摆放位置都可以不一样。其实自己画了原理图，明白所有元件功能，自然对元件摆放有清楚的认识。如果让一个不是画原理图的人来摆放元件，其结果往往会让你大吃一惊。对于初入门来说，注意模拟元件，数字元件的隔离，以及机械位置的摆放，同时注意电源的拓扑就可以了。

高速电路设计面临的问题

信号完整性

信号完整性（Signal Integrity，SI）是指信号在信号线上的质量，即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接1收器，则可确定该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。

高速PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

● 反射：信号在传输线上传输时，当高速PCB上传输线的特征阻抗与信号的源端阻抗或负载阻抗不匹配时，信号会发生反射，使信号波形出现过冲、下冲和由此导致的振铃现象。过冲（Overshoot）是指信号跳变的初个峰值（或谷值），它是在电源电平之上或参考地电平之下的额外电压效应；下冲（Undershoot）是指信号跳变的下一个谷值（或峰值）。过大的过冲电压经常长期性地冲击会造成器件的损坏，下冲会降低噪声容限，振铃增加了信号稳定所需要的时间，从而影响到系统时序。

● 串扰：在PCB中，串扰是指当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合电流，称为容性串扰；而互感引发耦合电压，称为***串扰。在PCB上，串扰与走线长度、信号线间距，以及参考地平面的状况等有关。

● 信号延迟和时序错误：信号在PCB的导线上以有限的速度传输，信号从驱动端发出到达接收端，其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。

电路的可靠性设计

(1)电路可靠性设计准则。不同产品其使用环境和可靠性要求不同，电路可靠性设计准则由两个方面组成:

一是根据产品的可靠性需求，制定满足该类产品的可靠性设计准则，作为企业可靠性设计标准，这部分设计要求是对可靠性设计需求的闭环。比如产品的应用环境存在持续的振动和冲击，对应在设计中必须从结构设计、接插件选型、大型元器件的安装等方面制定要求。

二是根据现有的技术积累、可靠性理论、试验形成的通用的可提高产品可靠性的设计方法和原则。