










发现缺陷是AOI的一个重要功能,但减少缺陷的产生更加重要。数字分析表明,当元件密度增加时不管缺陷率是增加还是保持不变,成品率都会大大降低。因此对贴装工艺进行分析是减少缺陷基本的一步, 可以用统计分析来确定生产过程中会导致缺陷发生的一些倾向,但关键还是要能以的时间进行纠正,以避免出现影响产能的“瓶颈”现象。
不管采用哪种方法对贴装过程进行闭环控制,都必须要考虑到与贴放过程有关的缺陷同时还和贴装元件(尺寸、形状及不同外形)、PCB板(线路图案、阻焊层对位、基准点状况及板子翘曲程度)以及贴装设备本身(X-Y-θ的***误差)等都有关。

载体为普通的印制板基材,一般为2-4层有机材料构成的多层板,芯片通过金属丝压焊方式连接到载体上表面塑料模压成形载体表面连接有共晶焊料球阵列。例如Intel系列CPU+ Pemtimll 11M处理器均采用这种封装方式。又有指封装***有方形低陷的芯片区(又称:空腔区)。优点:封装成本相对较低和QFP相比,不易受到机械损伤适用大批量的电子组装字体与PCB基材相同,热膨胀系数几乎相同,焊接时,对函电产生应力很小,对焊点可靠性影响也较少。
版权所有©2025 产品网