设计PCB电路板的10个简单步骤

步骤1：创建原理图

无论是从模板生成设计还是从头开始创建电路板，起初都是从原理图开始。 原理图与新设备的蓝图相似，了解原理图中显示的内容非常重要。 首先，原理图向您显示以下内容：

设计中使用了哪些组件

组件如何连接在一起

不同原理图中的组件组之间的关系

上面的***后一点非常重要，因为复杂的设计可能会使用分层示意图。 如果您采用分层方法进行设计并将不同的电路块放置在不同的原理图中，则可以在新板上加强重要的***。 您可以在OnTrack Podcast上从Carl Schattke了解更多有关精心设计的原理图的价值。

与直接在板上进行设计相比，不仅电路互连更容易定义和编辑，而且将原理图转换为电路板布局要容易得多。 对于组件，PCB设计软件具有广泛的零件库数据库

步骤3：原理图捕获：链接到PCB

PCB设计软件中的所有工具都可以在一个统一的设计环境中使用，在该设计环境中，原理图，PCB和BOM相互关联并且可以同时访问。 其他程序会迫使您手动编译原理图数据，要将SchDoc信息传输到新创建的PcbDoc，请单击设计?更新PCB {新PCB的文件名} .PcbDoc。 将打开“工程变更单”（ECO）对话框，列出原理图中的所有组件和网络，类似于以下内容。

PCB设计

前期设计工作做得到位，背板PCB设计实现通常没有太多难度，按照既定的布线规则进行连通即可，***是系统电源的供电通流能力保障

UT测试

背板UT单元测试，***关注背板高速信号通道的SI性能，这时可能会用到连接器测试板做测试辅助

系统集成测试

系统集成测试的过程会较长，因为背板本身与各个硬件子模块都有接口，不同排列组合下的测试场景会比较多，例如：交换子卡与业务子卡的通讯、主控子卡与业务子卡的通讯、主控子卡与整机子模块的通讯 等等。

高速PCB设计常见阻抗匹配的方式

串联终端匹配

在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，***从负载端反射回来的信号发生再次反射。

匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。

串联匹配是常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。

常见应用：一般的CMOS、TTL电路的阻抗匹配。USB信号也采样这种方法做阻抗匹配。