数字集成电路设计操作？

C设计，掌握硬件描述语言和数字电路设计基础知识固然是非常重要的，此外工具的使用也很重要。人和其它动物的重要区别就是，人可以制造和使用工具。借助工具可以大大提高工作效率。

一、介绍

synopsys ic compiler (v2005.linux)是基于Galaxy设计平台开发的产品。主要的工具有：

LEDA

LEDA是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查，加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可规范、可测性规范和设计服用规范集成，提高设计者分析代码的能力

VCS

VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。 VCS具有目前行业中的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有、大规模和的特点，适用于从行为级、RTL到Sign-Off等各个阶段。它扩展了DCExpert的功能，包括许多的综合优化算法，让关键路径的分析和优化在的时间内完成。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。VCS和Scirocco也支持混合语言。VCS和Scirocco都集成了Virsim图形用户界面，它提供了对模拟结果的交互和后处理分析。

Scirocco

Scirocco是迄今为止的VHDL模拟器，并且是市场上为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术，即在同一个模拟器中把节拍式模拟技术与事件驱动的模拟技术结合起来。常使用的HDL有Verilog、VHDL等，藉由程序代码便可轻易地将一颗IC地菜单达出来。Scirocco的高度优化的VHDL编译器能产生有效减少所需内存，大大加快了验证的速度，并能够在一台工作站上模拟千万门级电路。这一性能对要进行整个系统验证的设计者来说非常重要。

IC，你应该知道的半导体科普知识

尺寸缩小有其物理限制

不过，制程并不能无限制的缩小，当我们将晶体管缩小到 20 奈米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如右上图。3、HDL编码使用硬件描述语言（VHDL，VerilogHDL）分模块以代码来描述实现，RTLcoding，linux环境下一般用Gvim作为代码编辑器。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。

（Source：www.slideshare.net）

更重要的是，藉由这个方法可以增加 Gate 端和下层的接触面积。而模拟电路IC是处理和提供模拟信号的器件，比如运算放大器、线性稳压器、基准电压源等，它们都属于模拟IC。在传统的做法中（左上图），接触面只有一个平面，但是采用 FinFET（Tri-Gate）这个技术后，接触面将变成立体，可以轻易的增加接触面积，这样就可以在保持一样的接触面积下让 Source-Drain 端变得更小，对缩小尺寸有相当大的帮助。

后，则是为什么会有人说各大厂进入 10 奈米制程将面临相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 奈米，在 10 奈米的情况下，一条线只有不到 100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会产生不的现象，影响产品的良率。举个栗子：（101）?=1×22 0×21 1×2?=（5）??，这个二进制数第2位是1，它的权重是22，相乘为1×22。

如果无法想象这个难度，可以做个小实验。在桌上用 100 个小珠子排成一个 10×10 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，后使他形成一个 10×5 的长方形。，m-1位，位是第0位，位是第m-1位），然后将相乘的结果按十进制数相加，就可以得到等值的十进制数。这样就可以知道各大厂所面临到的困境，以及达成这个目标究竟是多么艰巨。

随着三星以及台积电在近期将完成 14 奈米、16 奈米 FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的手机，要感谢摩尔定律所带来的好处呢。

数字IC产品性能评价

当今的信息社会是数字化的社会，是数字IC(微处理器、存储器、标准逻辑电路)广泛应用的社会。面对庞大的数字IC产品，如何客观的、定量的评价它的性能水平成了一项重要任务。150℃1000小时测试通过保证使用8年，2000小时保证使用28年。当前，对数字IC产品的评价多是依据单一指标，或是一些主观性评价，缺乏科学、系统、客观的综合评价，后得到的评价结论通用性差，不利于进行水平对比。

针对这种现状，研究了数字IC产品性能评价模型，并着重探讨了数字IC产品性能的指标体系的构建、评价模型方法分析与BP-PCA评价模型三个方面的内容。首先提出了数字IC产品性能评价指标体系应具有的功能、设计时的思想原则，并根据这些思想原则建立了初步的数字IC产品的指标体系；然后分析了传统单一的PCA模型评价时的不足，并提出了改进评价模型的两种思路。常见的失效模式包括塑料从芯片或引脚框上的内部分离(脱层)、金线焊接损伤、芯片损伤、和不会延伸到元件表面的内部裂纹等。

在对比这两种思路之后，创新性地提出了BP-PCA评价模型；后，深入研究了BP-PCA评价模型，并构建了一个综合的、系统的数字IC评价模型。通过该方法模型，能够模拟***评价的方式以对任何数字IC产品进行评价，是客观性和现实性的统一。一般来说，综合完成后需要再次做验证（这个也称为后）逻辑综合工具：Synopsys的DesignCompiler，工具选择上面的三种工具均可。实证研究表明，应用BP-PCA建模方法建立的评价模型，不仅具有良好的评价效果、较好的通用、开放性与时新性等特点，而且可操作性很强。

数字IC测试

随着Internet的普及,远程教育在我国已有了很大的发展,尤其是CAI课件以及一些教学交互的软件的研究已有相当的程度。然而远程实验的发展却大大落后,这是由于不同领域实验的远程化需要研究不同的实现方法。***2椭圆曲线公钥密码算法（非对称）：一种椭圆曲线公钥密码算法，其密钥长度为256比特。 在本文中首先阐述了一种高校电子信息类***数字逻辑以及现代可编程器件(FPGA/CPLD)等课程的远程实验系统,在这个系统中使用远程测试(数字IC测试)来实现实实在在的硬件实验,使得这个系统不同于纯软件的。

接着叙述了该实验系统中虚拟实验环境软件和实验服务提供端的数字IC测试系统的设计。虚拟实验环境软件提供一个可灵活配置、形象直观的实验界面,这个界面为使用者提供了实验的***认识。具体的测试条件和估算结果可参考以下标准MIT-STD-883EMethod1005。数字IC测试系统完成实际实验:提供激励并测试响应。本文叙述的数字IC测试系统可对多达96通道的可编程器件进行实验,另外它还作为面向维修的测试仪器,具有在线测试、连线测试、V-I测试、施加上拉电阻、调节门槛比较电平等功能。