一、DIP后焊不良-短路
特点:在不同线路上两个或两个以上之相邻焊点间,其焊垫上之焊锡产生相连现象。
允收标准:无此现象即为允收,若发现即需二次补焊。
影响性:严重影响电气特性,龙华加工,并造成零件严重损害。
1,短路造成原因:
1)板面预热温度不足。
2)输送带速度过快,***T加工厂家,润焊时间不足。
3)助焊剂活化不足。
4)板面吃锡高度过高。
5)锡波表面氧化物过多。
6)零件间距过近。
7)板面过炉方向和锡波方向不配合。
用途采用这种封装方式的芯片有两排引脚,可以直接焊在有DIP结构的芯片插座上或焊在有相同焊孔数的焊位中。其特点是可以很方便地实现PCB板的穿孔焊接,***T加工定制,和主板有很好的兼容性。但是由于其DIP封装封装面积和厚度都比较大,***T加工生产,而且引脚在插拔过程中很容易被损坏,可靠性较差。同时这种封装方式由于受工艺的影响,引脚一般都不超过100个。随着CPU内部的高度集成化,DIP封装很快退出了历史舞台。只有在老的VGA/SVGA显卡或BIOS芯片上可以看到它们的“足迹”。
三、DIP后焊不良-元件脚长
特点:零件线脚吃锡后,其焊点线脚长度超过规定之高度者。
允收标准:φ≦0.8mm → 线脚长度小于2.5mm;φ>0.8mm → 线脚长度小于3.5mm
影响性:1.易造成锡裂。2.吃锡量易不足。3.易形成安距不足。
1,元件脚长造成原因:
1)插件时零件倾斜,造成一长一短。
2)加工时裁切过长。
元件脚长补救措施:
A.确保插件时零件直立,可以加工的方式避免倾斜。
B.加工时必须确保线脚长度达到规长度。
3)注意组装时偏上、下限之线脚长。
版权所有©2025 产品网