DAC38RF83IA***  双通道 14 位 9.0GSPS 数模转换器

本产品单价较高 原厂常备现货 如有货期价格方面的问题可以随时咨询国宇航芯黄小姐 13632767652

 

描述

DAC38RFxx 是一款高性能、双通道/单通道、14 位、9GSPS RF 采样数模转换器 (DAC)，能够合成 0GHz 至 4.5GHz 范围内的宽带信号。凭借高动态范围，DAC38RFxx 系列器件可为无线***生成输出频率高达 4GHz 的 3G/4G 信号。

该器件具有一个低功耗 JESD204B 接口，其通道多达 8 条，***高位率为 12.5Gbps/通道，复合输入采样率为 1.25GSPS/通道。DAC38RFxx 在每个 DAC 中提供两个数字上变频器，具有多种插值速率及一个带有频率较为灵活的*** NCO 的数字正交调制器。可选低抖动 PLL/VCO 通过允许使用低频基准时钟简化 DAC 时钟的生成。

特性

14 位分辨率

***大采样率：9GSPS

主要技术规格：

2.1GHz 频率下的射频满量程输出功率：

DAC38RF80/90/84：0dBm

DAC38RF83/93/85：3dBm（平衡-非平衡转换器匝数比为 2:1）

频谱性能（片上锁相环 (PLL)，DIFF)：

fDAC = 5898.24MSPS，fOUT = 2.14GHz

WCDMA 邻载波泄漏比 (***R)：75dBc

WCDMA 备选 ***R：77dBc

fDAC = 8847.36MSPS，fOUT = 3.7GHz

20MHz LTE ***R：63dBc

fDAC = 9GSPS，fOUT = 1.8GHz

IMD3 = 70dBc（–6dBFS，10MHz 音调间隔）

噪声频谱密度 (NSD)：-157dBc/Hz

每个 DAC 配有双频带数字上变频器

***高输入速率：单频带 - 1250MSPS 复合速率；双频带：复合速率为 625MSPS/通道

6、8、10、12、16、18、20 或 24 倍插值运算

分辨率为 48 位的 4 个***数控振荡器 (NCO)

JESD204B 接口

子类 1 支持多芯片同步

***高通道速率：12.5Gbps

集成平衡-非平衡转换器的单端输出(DAC38RF80/90/84) 涵盖的频率范围为 700MHz – 3800MHz

具有旁路功能的内部 PLL 和压控振荡器 (VCO)

fC(VCO) = 5.9GHz 或 8.9GHz

功耗：每通道 1.4W - 2.2W

电源：–1.8V、1.0V、1.8V

封装：10mm x 10mm BGA，间距为 0.8 mm，具有 144 个焊球

深圳市国宇航芯科技有限公司

项目销售工程师 黄云艳

手机 13632767652

***1256290132

网址：www.chips-one.com

 

另附英文资料

Description

The DAC38RFxx is a family of high-performance, dual/single-channel, 14-bit, 9-GSPS, RF-sampling digital-to-analog converters (DACs) that are capable of synthesizing wideband signals from 0 to 4.5 GHz. A high dynamic range allows the DAC38RFxx family to generate signals for a wide range of applicati*** including 3G/4G signals for wireless base-stati***.

The devices feature a low-power JESD204B Interface with up to 8 lanes, and provides a maximum bit rate and input data rate of 12.5 Gbps and 1.25 GSPS complex per channel respectively. The DAC38RFxx provides two digital up-converters per channel, with multiple opti*** for interpolation rates. A digital quadrature modulator with independent, frequency flexible NCOs are ***ailable to support multi-band operation. An optional low-jitter PLL/VCO simplifies the DAC sampling clock generation by allowing use of a lower frequency reference clock.

 

 

Features

14-Bit Resolution

Maximum DAC Sample Rate: 9 GSPS

Key Specificati***:

RF Full Scale Output Power at 2.1 GHz:

DAC38RF80/90/84: 0 dBm

DAC38RF83/93/85: 3 dBm (with 2:1 balun)

Spectral Performance(on-chip PLL, DIFF):

fDAC = 5898.24 MSPS, fOUT = 2.14 GHz

WCDMA ***R: 75 dBc

WCDMA alt-***R: 77 dBc

fDAC = 8847.36 MSPS, fOUT = 3.7 GHz

20 MHz LTE ***R: 63 dBc

fDAC = 9 GSPS, fOUT = 1.8 GHz

IMD3 = 70 dBc (–6 dBFS, 10 MHz tone spacing)

NSD = –157 dBc/Hz

Dual-Band Digital Up-converter per DAC

6, 8, 10, 12, 16, 18, 20 or 24x Interpolation

4 Independent NCOs with 48-Bit Resolution

JESD204B Interface, Subclass 1

Support for Multi-chip Synchronization

Maximum Lane Rate: 12.5 Gbps

Single-Ended Output with Integrated Balun (DAC38RF80/90/84) Covering 700–3800 MHz

Internal PLL and VCO with Bypass

fC(VCO) = 5.9 or 8.9 GHz

Power Dissipation: 1.4 – 2.2 W/ch

Power Supplies: –1.8 V, 1 V, 1.8 V

Package: 10 x 10 mm BGA, 0.8 mm Pitch, 144-Balls