2. 超小尺寸MEMS封装方案（Flip chip Stack Die ）

样品展示：客户提供传感器的原理图，要求封装成世界同类产品中国i际先i进国内第i一的小尺寸MEMS。捷研芯应用Flip chip和3D堆叠工艺实现产品尺寸微型化到传统尺寸的50%。

3.通用基板和测试治具设计

封装特点：用于IC验证的通用封装和测试方案，降低芯片验证周期1个月，降低60%封测验证成本。此方案是设计几款通用的基板和测试平台，客户需要验证芯片性能时可以提供一站式快速封装和验证服务。

嵌入式芯片封装是不同的。这些元器件被嵌入到多层基板中。美国TDK的高i级战略营销经理Nigel Lim解释道：“IC会被嵌入基板的核心部位。核心部位是用特殊的树脂做的，其他基板层均是标准的PCB材料”。

Lim说：“裸片通常是并排放置的。TDK对并排放置2~3个裸片有着丰富的经验。如果是标准的4层基板，所有裸片都会被放置于2层与3层之间，且裸片不会堆叠。”

这样排列好处较多。因此当创建通孔或连接点与pad连接，我发现一种无需焊料就可以实现互连的方法，这就是copper-to-copper。ATamp;S高i级封装业务部的首席执行官Dietmar Drofenik和ATamp;S公司研发部的主任Hannes Vorarberger表示：“ECP技术的主要优点有：促进尺寸微型化、互连可靠、性能更高，并改善了对集成元器件的保护。”ATamp;S是PCB和基板的供应商，将其嵌入式技术称为嵌入式元器件封装（Embedded Component Packaging ，ECP）。

其实，该技术还存在其他问题。西门子（Siemens Business）子公司Mentor的产品营销经理D***id Wiens说：“在PCB空间中，嵌入式无源薄膜元器件（电阻、电容、电感）正在朝超小尺寸发展。嵌入式芯片封装并不是一项新技术，可由于工艺中存在各种各样的挑战，这项技术被归为小众应用，但前景光明。额外的制造成本在一定程度上与减少的组装成本相抵消。嵌入式有源器件属于较新的技术，符合小尺寸趋势。由于无法进行返工，注定价格昂贵，而且通常还需要RDL。”

近期，该行业已经采取相应的措施来支持这项技术。几年前，TDK发布了名为半导体嵌入式硅基板（SESUB）的嵌入式芯片技术。TDK已经使用SESUB对包括世i界上***i小的蓝牙模块在内的产品实现了封装。

然而，SESUB是专属型解决方案。一般来说，客户为确保充足的供货和优质的定价，需要第二个供货渠道。