1) HFD功能利用LVS生成的 SV文件进行关键网络或器件自动抓取及pin自动添加,用户只需在版图或原理图中点击待提参nets进行版图抓取。因此用户不用再将有源和无源模块手动分离,利用HFD自动抓取提参nets即可;
2) HFD提参结果提供两种类型,一种是s参数模型,用于频域,一种是集总RLC模型,用于大型时域仿zhen。用户可根据仿zhen用途进行选取;
3) HFD可避免二次提参问题,在初始设置中进行简单设置即可,从而保证后仿准确性;
4) HFD提供pin自动合并功能,当提参nets的pins较多时(例如1000 ),用户可设置pins数量上限,HFD提参时会就近自动合并pins,提升fang真速度;
电感器件各个尺寸都可以进行参数化调整,保证设计人员需求得以实现。包括八边形电感,方形电感,圆形电感,八边形电感,单端电感等等。下面是部分电感模型图示:
1.1.
MLS电感
多层叠层(MLS)电感由不同金属层上的两个串联螺旋组成的电感.这种电感比3.1节传统电感具有更高的电感量。我司提供了三种不同的MLS模型方案,以满足各种设计要求:圆形MLS、八角形MLS和方形MLS。
1.2.
传输线
北京欧普兰提供多种传输线模型方案,在当前高频设计中,传输线模型被越来越多的使用,多类型的传输线方案为项目设计提供充足选择余地。包括:CPW,差分CPW,差分线,GCPW,微带线等。
1.3.
巴伦
北京欧普兰提供多种巴伦模型方案供项目选用:基本巴伦,八边形巴伦,方形巴伦,多层巴伦,多层带中心抽头巴伦,高Q巴伦,同侧端口巴伦。
随着数据链路和内存链路的不断发展, 芯片之间的 IO 接口速度已超出 10GB/s。 但信号
带宽受到 IO 电容的严重影响, 为了消除 IO 电容造成的信号损耗, 原始的方案是使用高灵
敏度接收单元或者增添均衡器, 但这样会增加额外电路成本和功耗, 所以降低 IO 电容是一
个研究方向。
IO 电容有多个组成部分, 占比的是 ESD 结构电容(因为要提供满足要求的 ESD 容
限,导致电容较大),为了满足 2KV HBM 和 500V CDM 等 ESD 设计要求, ESD 电容很难做小,
例如, 将其降到 0.4pF 非常困难。
除了 ESD 电容外, 金属走线、 有源器件、 开关等的寄生电容对 IO 电容也有贡献, 因此,
将 IO 电容控制在 1PF 是比较困难的
版权所有©2024 产品网