IA8416在软件模式下，OSCLK的有效沿是可编程的。9.在软件模式下，OLRCK的极性是可编程的。10.该延迟是为了防止将OLRCK改变化之前的OSCLK边沿误作为***个时钟沿。11.这个建立时间是为了确保该OSCLK沿是在OLRCK发生改变后的***个时钟沿。AES3/SPDIF正端输入（输入）-单端或差分接收AES3或S/PDIF编码的数据。RXP[7:0]输入包含了8:2的S/PDIF输入选择器。可通过配置寄存器04h选择所需的通道。不使用的输入端应悬空或接AGND。推荐的输入电路详见“外置AES3/SPDIF/IEC60958***部件”)