盒式耦合器90-5020190-5020290-5020390-50204总线耦合器：-235-X-X-X常松：185221O8O88三子线ESI-305-X-X-XESI-325-X-X-XESI-335-X-X-X四子线ESI-405-X-X-XESI-425-X-X-XESI-435-X-X-X在线终结器：78欧ESI-T-78-X-X盒式耦合器：单子线ESI-110双子线ESI-210ESI-2310三子线ESI-310ESI-3310四子线ESI-410ESI-4100五子线ESI-510六子线ESI-610八子线ESI-810ESI-811ESI-812在线耦合器：单子线ESI-105-X-X-XESI-125-X-X-XESI-135-X-X-X双子线ESI-205-X-X-XESI-225-X-X-XESI1K欧ESI-T-1000-X-X2K欧ESI-T-2000-X-XMILSlD．1553B是一种集中控制式、龟机内部时分指令／响应型多路串仃数据总线标准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的关键，广泛的应用于飞机、舰船、坦克等***平台}：，并逐渐应瑁到民用的领域巾。而1553B总线系统的关键核心部分是总线接口芯片。本***在详细研究MIL-STD．1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基I‘FPGA的1553B总线接口j占片的设计方法。从专用芯片实现的其体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，***介绍了基于FPGA的BC、RT、MTi种类型终端设计，***终遥过：【作方式选择信号以及其他控制信号将此兰种终端结合起柬以达到通用接口的功能。同时给出其设计逻辑框图、算法漉程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL：摧i述，在此基础之上采用专门的综合软件对设计进{j：了综合优化，***后在FPGA芯片EPlKl00上得以实现。通过验证证明该设计能够完成BC／RT／MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。***后设计了总线接口芯片测试系统，选择TMS320LF2407作为手处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提商测试数荆的矗观性。验证的结果表明本文提出的设计方案是合理的。关键字：MIL-STD．1553B数据总线总线接[1，常松：185221O8O88)