镀金线路板J5009B一般布局按如下原则进行：时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。本产品来自：http:///cn/ml)