QA740908R位总线、24位二进制输出,加减计数输入,可与QA740210配接的3×8位二进制可逆计数电路。具复位、片选及总线选通。***高计数频率8KHz，无倍率。18-D,S17.808QA744908R位总线、24位二进制输出,加减计数输入,可与QA740210配接的3×8位二进制可逆计数电路。具复位、片选及总线选通。***高计数频率40KHz，无倍率。18-D,S18.808加时钟、减时钟可逆计数电路，可与四倍频专用电路QA740210配接使用。输入波形见图1《输入波形图》。***高输入脉冲频率见表1《选型指南》，***小正、负脉宽应不小于二分之一***高时钟周期。型号中X不同，可选二进制代码或格雷码，可选1倍率或4倍率(4个脉冲计一个数），详见表1《选型指南》。具片选及总线选通。详见表2、表3《总线选通表》。电路仅在高阻态（QA74X908、QA74X908R的CS0、CS1端为“0、0”；QA74X916、QA74X916R的/OE端为“1”）时才将电路内部的高、中、低8位或高、低16位“计数寄存器”的数据送入电路内部的“输出缓存寄存器”，即：只有在“高阻态”时电路内部的全部24位或32位输出缓存数据才被同步更新。更新一次后可以从“输出缓存寄存器”中轮选并读取全部数据，也可只选“输出缓存寄存器”中高、中、低8位或高、低16位中的任一个或两个数据进行读取。对于***高计数频率为8KHz的电路，总线选通端CS的转换速度即每一个8位或16位的取数时间间隔应大于等于62.5µS；对于***高计数频率为40KHz的电路，总线选通端CS的转换速度即每一个8位或16位的取数时间间隔应大于等于12.5µS。无论取数速度快慢均不会影响正常计数。QA74X908、QA74X908R为3×8位二进制可逆计数。详见表2《QA74X908、QA74X908R总线选通表》QA74X916、QA74X916R为2×16位二进制可逆计数。详见表3《QA74X916、QA74X916R总线选通表》QA74X908R具有外接复位输入端RST，其它功能与QA74X908完全相同；QA74X916R具有外接复位输入端RST，其它功能与QA74X916完全相同。RST端低电平为复位，有效宽度应大于100nS。)