封装测试设备之组件封装：组件封装式PQFP（PlasticQuadFlatPackage塑料四方扁平包装）这种封装的芯片引脚之间的距离很小，管脚很细，一般大规模或超大集成电路都采用这种封装形式，其引脚一般在100个以上。用这种形式封装的芯片必须采用***D（表面安装设备技术）将芯片与主板焊接起来。采用***D安装的芯片不必在主板上打孔，一般在主板表面上有设计好的响应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具很难拆卸下来。封装测试的原因：随着芯片的复杂度原来越高，芯片内部的模块越来越多，制造工艺也是越来越***，对应的失效模式越来越多，而如何能完整有效地测试整个芯片，在设计过程中需要被考虑的比重越来越多。设计、制造、甚至测试本身，都会带来一定的失效，保证设计处理的芯片达到设计目标，保证制造出来的芯片达到要求的良率，确保测试本身的质量和有效。晶圆级封装实验很多实验研究发现，钝化层或底层、湿气渗透和/或裸片边缘离层是晶圆级封装常见的热机械失效模式。此外，裸片边缘是一个特别敏感的区域，我们必须给予更多的关注。事实上，扇入型封装裸片是暴露于空气中的（裸片周围没有模压复合物覆盖），容易被化学物质污染或发生现象。所涉及的原因很多，例如晶圆切割工序未经优化，密封环结构缺陷(密封环是指裸片四周的金属花纹，起到机械和化学防护作用)。此外，由于焊球非常靠近钝化层，焊球工序与线路后端栈可能会相互影响。半导体和封装半导体的焦点通常集中在工艺节点本身，而封装则成为现代半导体中一个往往受到忽视的推动因素。终，硅芯片仅仅是需要电源和数据互连的更庞大系统的一部分。从这个角度来看，封装提供了处理器和主板之间的物理接口，主板则充当芯片电信号和电源的着陆区。封装创新使更小的封装成为可能，从而能够容纳更大的电池，通过使用硅中介层集成高带宽内存(HBM)，实现了类似的电路板尺寸缩减。随着行业倾向于使用小芯片构建模块的异构设计范例，平台级互连变得非常重要。)