CPU有强大的算术运算单元，可以在很少的时钟周期内完成算术计算。同时，有很大的缓存可以保存很多数据在里面。此外，还有复杂的逻辑控制单元，当程序有多个分支的时候，通过提供分支预测的能力来降低延了时。GPU是基于大的吞吐量设计，有很多的算术运算单元和很少的缓存。同时GPU支持大量的线程同时运行，如果他们需要访问同一个数据，缓存会合并这些访问，自然会带来延了时的问题。尽管有延了时，但是因为其算术运算单元的数量庞大，因此能够达到一个非常大的吞吐量的效果。CPU控制技术的主要形式，时间控制。将时间定时应用于各种操作中，就是所谓的时间控制。在执行某一指令时，应当在规定的时间内完成，CPU的指令是从高速缓冲存储器或存储器中取出，之后再进行指令译码操作，主要是在指令寄存器中实施，在这个过程中，需要注意严格控制程序时间。更优化的CPU架构是superscalar架构（超标量架构）。这种架构将取指、解了码、执行单元分开，有大量的执行单元，然后每个取指解了码的部分都以并行的方式运行。比如有2个取指解了码的并行工作线路，每个工作线路都将解了码后的指令放入一个缓存缓冲区等待执行单元去取出执行。用户态的CPU，只允许执行指令集中的部分指令。一般而言，IO相关和把内存保护相关的所有执行在用户态下都是被禁止的，此外其它一些特权指令也是被禁止的，比如用户态下不能将PSW的模式设置控制位设置成内核态。控制器之所以知道数据放哪里、做什么运算(比如是做加法还是逻辑运算?)都是由指令告诉控制器的，每个指令对应一个基本操作，比如加法运算对应一个指令。例如，将两个MDR寄存器(保存了来自内存的两个数据)中的值拷贝到ALU中，然后根据的操作指令执行加法运算，将运算结果拷贝会一个MDR寄存器中，后写入到内存。)