在T-coil的宽度应用中，除了上面对设计优化的考虑外，一些T-coil自身问题也需要在设计中关注并解决。（1）片上T-coil往往占据顶层金属大量面积，而在顶层电源布线以及非常紧张了，所以大面积的T-coil对顶层设计非常不利；同时，大面积的T-coil不仅影响面积使用率，而且会产生大量功耗。如果不解决大面积T-coil问题，想利用T-coil设计多个高速IO口的想法将无法实现。（2）T-coil也存在可靠性问题。对于ESD结构中的T-coil也涉及到ESD电流路径，Tcoil自身的串联电阻会引起较低的ESD抵抗力，高功耗会***T-coil（尤其在Tcoil的一些突变拐角处，很容易受到ESD***）。另外，如果IO电路在常规模式是大电流情况时，T-coil可能会由于电迁移导致***。为了提升T-coil可靠性，需要设计较宽的金属走线，这又使得T-coil面积增加了。下面几个例子，讨论如何提升T-coil可靠性，同时又减小面积：随着工艺制程的不断发展，越来越***的工艺节点上，PDK中包含的P-cell越来越少，需要用户自己定制device，这对绝大多数的用户来讲，不仅局限于项目周期、资金投入，也局限于知识积累，是一件非常困难的工作。PeakView了解并理解客户的需要，所提供的EMD功能模块，可以满足客户定制器件的需求；在PeakView中，用户根据自己的设计需要，调用PeakView内建的Pcircuit库，选择适合的器件类型，再确定器件版图参数，EMD模块即可生成用户所需的各种模型，包括：Symbol,Layout,Hspicemodel,spectremodel,nportmodel以及RLCKmodel。满足设计者在不同设计阶段的使用。T-coils能提供恒定的输入阻抗，刚好能解决上面的麻烦，前面的接入电路不会再受到重负载电容影响，仅看到一个恒定的终端电阻，可以进行可靠匹配，消除反射。上面的问题见下图（a）：对于输入网络，RT是负载电阻，CESD是ESD电容（恶化了输入匹配，导致反射）。如果如下图（b）加入一个T-coil，那网络的输入阻抗能设计的始终等于终端电阻RT（Zin=RT），而不受CESD影响。可以通过下面两个极端条件看到这种亮点。射频ICserdes-北京欧普兰由北京欧普兰科技有限公司提供。北京欧普兰科技有限公司（）在软件代理这一领域倾注了无限的热忱和热情，欧普兰一直以客户为中心、为客户创造价值的理念、以品质、服务来赢得市场，衷心希望能与社会各界合作，共创成功，共创辉煌。相关业务欢迎垂询，联系人：刘总。)